THIN FILM TRANSISTOR

Publication number: JP63172470 (A)

Publication date:

1988-07-16

Inventor(s):

YAMAGUCHI TADAHISA; HIRANAKA KOICHI

Applicant(s):

FUJITSU LTD

Classification:
- international:

H01L27/12; H01L29/78; H01L29/786; H01L27/12; H01L29/66; (IPC1-7): H01L27/12;

H01L29/78


- European:

H01L29/786

Application number: JP19870004663 19870112 Priority number(s): JP19870004663 19870112

Abstract of JP 63172470 (A)

PURPOSE:To make it possible to decrease OFF current, by providing a heat resisting insulating film on an insulating substrate. CONSTITUTION:An a-SiNx film as a heat resisting insulating film 7 is formed on a glass substrate 1 by a P-CVD method. Thereafter, a titanium (Ti) film 9 is formed by an electron beam evaporating method. An n<+> a-Si film 3 is formed on the film 9 by the P-CVD method. Then, reactive ion etching is performed, and a source electrode S and a drain electrode D are patterned and formed. An a-Si film and a gate insulating film 5 are formed. After an electrode film 6 is formed by the electron beam evaporating method, a gate electrode G is formed by chemical etching. Then elements are isolated by RIE, and a staggered TFT is completed. Thus impurity ions are not diffused, and deterioration of the characteristics of the a-Si film 4 is prevented.



Data supplied from the esp@cenet database — Worldwide

19日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63 - 172470

⑤Int Cl.⁴

識別記号

庁内整理番号 Y = 8422=5F ❸公開 昭和63年(1988) 7月16日

H 01 L 29/78 27/12

3 1 1 X -8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 薄膜トランジスタ

②特 願 昭62-4663

20出 願 昭62(1987)1月12日

⑩発 明 者 山口 忠 久

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩発 明 者 平 中 弘 一

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

砂代 理 人 弁理士 井桁 貞一

神奈川県川崎市中原区上小田中1015番地

明細書

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

- (1) 絶縁基板上にソース電極およびドレイン電極を形成した後、非晶質シリコン膜、ゲート絶縁膜と層形成し、更にゲート電極を設けてなるスタガード形薄膜トランジスタにおいて、前配絶縁基板上に耐熱性絶縁膜を形成した後、核絶縁膜上に前記トランジスタを形成したことを特徴とする薄膜トランジスタ。
- (2) 前記耐熱性絶縁膜が酸化シリコン膜、酸窒化シリコン膜または窒化シリコン膜の何れか一つよりなることを特徴とする特許請求の範囲第1項記載の薄膜トランジスタ。

3. 発明の詳細な説明

〔概要〕

薄膜トランジスタのオフ電流の増加を防ぐ方法

として絶縁基板上に酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜の何れか一つからなる耐熱性絶縁膜を設け、この絶縁膜上に、ソース電極およびドレイン電極を形成した後、非晶質シリコン膜、ゲート絶縁膜と層形成し、更にゲート電極を設けて形成したスタガード形薄膜トランジスタ。

(産業上の利用分野)

本発明はオフ電流を低減した薄膜トランジスタ の構成に関する。

薄膜トランジスタ(略称TFT)はプラズマ化学気相成長法(略称P-CVD)や真空蒸着法などの薄膜形成技術を用いてガラスなどの絶縁基板上に非晶質シリコン(以下略してa-Si)からなる半導体膜や非晶質窒化珪素 (a-SiNx),二酸化珪素(SiO₂)などの絶縁膜や金属膜を形成すると共に、これと写真触刻技術(フォトリソグラフィ)を組合わして欲細パターンを層形成することにより作られている。

かゝる技術を使用すると広い面積に亙ってトラ

ンジスタ・アレイが形成できることからTFT はイメージセンサの駆動回路やアクティブマトリックス形の液晶表示パネルにおけるスィッチング素子として使用されている。

かかる用途において、TFT はスイッチング速度 が速いことと共にオフ電流値が少ないことが必要 である。

〔従来の技術〕

TFT にはソースおよびドレイン電極とゲート電極との配置によりスタガード形と逆スタガード形とがある。

第2図は従来のスタガード形TPT の断面構成図であって、絶縁基板1の上にスパッタ法などにより酸化錫(SnOz)と酸化インジウム(InzOz)の固溶体よりなり、低抵抗の透明導電膜(以下通称のITO膜)2と燐(P)をドープした非晶質シリコン膜(以下略してn・a-Si膜)3を層形成した後、写真蝕刻技術を用いて選択エッチングを行ってソース電極Sとドレイン電極Dとをパターン形

圧を加えてある状態でゲートGに負の電圧を印加する場合はドレイン電極Dとソース電極Sとの間は絶縁状態である。

然し、ゲート電極Gに正の電圧を加えると、 ゲート絶縁膜 5 と接する a - Si 膜の界面に電子が 誘起されてチャネルを生じ、こゝを通って電流 (Ia) が流れる。

それ故にゲート電極Cに加える電圧 (V。)の 正負によりスイッチング作用が行われている。

そのためにはオフ電流がなるべく少なくON/OPF が高いことが必要条件である。

然し、スタガード形TFT はソース電極Sとドレイン電極Dの間にあってチャネル形成が行われる a-Si 膜 4 が絶縁基板 1 と接しているために各種の熱処理工程を通じて絶縁基板 1 の中に含まれている不純物イオンの拡散を生じ、そのために a-Si 膜の特性が劣化してオフ電流の増加が起り、ON/OFFが低減している。

成する.

次に、この上に非晶質シリコン膜(以下略してa-Si 膜) 4 を形成した後、この上に非晶質の窒化シリコン膜(a-SiNx膜),酸化シリコン膜(SiON膜)の何れからなるゲート絶縁膜 5 と、クローム(Cr)やニクロム(Ni-Cr)などの金属からなる電極膜 6 を層形成した後、写真蝕刻技術を用いて選択エッチングしてゲート電極 G をパクーン形成すると共に素子間分離を行ってスタガード形TFT が形成されている。

かゝる構成をとるスタガード形TFT は素子完成 の後に電気的特性を安定化するために200 ~300 での熱処理(アニール) が必要であり、またイ メージセンサなどのデバイス形成に当たっても各 種の熱処理工程がある。

そのために、絶縁基板1より不純物の拡散が生 じ、これにより特性の劣化が生じている。

すなわち、TFT のスイッチング動作はソース電極Sを接地してドレイン電極Dとの間に一定の電

(発明が解決しようとする問題点)

スタガード形TFT においてはチャネル形成が行われる a-Si 膜 4 が絶縁基板と接しているために各種の熱処理工程を通じて絶縁基板 1 の中に含まれている不純物イオンの拡散を生じ、それによりオフ電流の増加が起り、ON/OPFの低減を招いていることが問題である。

[問題点を解決するための手段]

上記の問題は絶縁基板上にSiOz膜、SiON膜、a-SiNx 膜の何れからなる耐熱性の絶縁膜を形成した後に、該絶縁膜上に、ソース電極Sおよびドレイン電極Dを形成した後、a-Si-膜、ゲート絶縁膜と層形成し、更にゲート電極Gを設けて形成するスタガード形TFT の使用により解決することができる。

(作用)

本発明はソース電極Sとドレイン電極Dとの間にあり、チャネル活性化層を生ずるa-Si 膜 4 が

特開昭63-172470(3)

絶縁基板1と接するのを防ぐ方法として、絶縁基板1の上に耐熱性の絶縁膜を介在させるものである。

第1図は本発明に係るスタガード形TFT の断面 構成図であって、絶縁基板1の上にSiOz膜、SiON 膜、a-SiNx などの耐熱性絶縁膜7を形成し、こ の上に従来と同様にスタガード形TFT を形成する ことにより不純物イオンの拡散を無くし、a-Si 膜4の特性劣化を防ぐものである。

(実施例)

第4図は本発明に係るスタガード形TFT の製造 工程を示す断面図であって、実施例を示すと次ぎ のようになる。

ガラス基板 1 の上に耐熱性絶縁膜 7 としてP-CV D 法により a - SiNx 膜を1000 A の厚さに形成した後、ソース電極 S とドレイン電極 D の形成材として電子ビーム蒸着法によりチタン(Ti)膜 9 を1000 A の厚さに形成し、次にオーミックな接触を得るために、その上にP-CVD 法により300 A の厚さに

る実線11で示すTFT はオフ電流は二桁程少なく、 また立ち上がり特性も優れている。

なお、耐熱性絶縁膜7としてa-SiNx の代わりにSiOxやSiONを用いる場合も結果は同様である。

(発明の効果)

以上記したように本発明の実施によりOFF 電流の減少が可能となり、これにより電気的特性が向上する。

4. 図面の簡単な説明

第1図は本発明に係るスタガード形TFT の断面 構成図、

第2図は従来のスタガード形TFTの断面構成図、 第3図はスタガード形TFTの In -V。特性図、 第4図(A)~(D)は本発明に係るスタガー ド形TFTの製造工程を示す断面図、 である。

図において、

1は絶縁基板、

2はITO 膜、

n * a - Si 膜 3 を形成した(以上同図 A)。

次に、反応性イオンエッチング (略称RIE)を 行ってソース電極Sとドレイン電極Dをパターン 形成する。

ここで、反応ガスとしてn a-Si 膜のエッチングには四弗化炭素 (CP_{\bullet})と酸素(O_{z})の混合ガスを、Tiのエッチングには四塩化炭素($CC\ell_{\bullet}$)と O_{z} との混合ガスを使用した(以上同図B)。

次に、かゝる基板上にP-CVD 法によりa-Si 膜 4 を2000 A の厚さに、またa-SiN x 膜を3000 A の厚さに形成してゲート絶縁膜 5 を形成した。

次に、電子ビーム蒸着法によりNi Cr を800 人の厚さに蒸着して電極膜6を形成した後に、化学エッチングしてゲート電極Gを形成した(以上同図C)。

次に、RIB により素子間分離を行ってスタガー ド形TFT ができ上がった(以上同図D)。

第3図は本発明に係るスタガード形TFT のドレイン電流(I₀) - ゲート電圧(V₆) 特性図であって、破線10で示す従来のTFT に較べ、本発明に係

3 はn・a-Si 膜、

4 は a - Si 膜、

5はゲート絶縁膜、

6は電極膜、


7 は耐熱性絶縁膜、

9 はTi膜、


である.

代理人 弁理士 井桁 貞一

特開昭63-172470(4)



本発明に係るスタガード形TFTの断面構成図 第 1 図



従来のスタガード形TFTの断面構成図 第 2 図

